FPGA编程语言有VHDL、Verilog HDL、System Verilog、System C
FPGA是现场可编程的门阵列，英文全称Field Programmable Gate Array，是一种硬件可重构的体系结构。本体是一种数字集成电路,是一个可以通过编程来改变内部结构的芯片。
VHDL语言是一种用于电路设计的高级语言。主要用于描述数字系统的结构，行为，功能和接口，应用在数字电路的设计中。
Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能，为IEEE标准。
SystemVerilog简称为SV语言，建立在Verilog语言的基础上，System Verilog是Verilog语言的拓展和延伸。SystemVerilog将硬件描述语言(HDL)与现代的高层级验证语言(HVL)结合，主要应用在芯片的实现和验证流程。
System C是一种软/硬件协同设计语言，系统级建模语言，SystemC是在C++的基础上扩展了硬件类和仿真核形成的。
Verilog、VHDL和C语言
温馨提示：
